京都大学：SiC-MOSFET的电子迁移率翻倍：20年来首次显着提高
2020年9月8日，
京都大学：
Kimoto教授和Tachiki博士：研究小组
京都大学再次在SiC功率半导体研究方面取得了成就。
不需要热氧化，不需要NO气体，并且可以形成氧化膜。
SiC功率半导体：
通过新方法，氧化膜形成
降低在SiC和SiO2界面处产生的缺陷密度
达到下一个性能的两倍
这次，我们制作了n型SiC-MOSFET的原型。
Kimoto先生强调这是“二十年来的突破”。
n型SiC-MOSFET：
常规：
到目前为止，第2点和第3点已单独使用，但均未产生良好结果。
该方法：
通过一起使用点1到3，可以降低界面缺陷密度。
当前方法：
用NO（一氧化氮）处理界面，以减少SiC和SiO2界面的缺陷。
NO具有极强的毒性，并且要花费大量金钱来获得NO，处理废气并提供安全设备。
先前的氧化膜形成：
在SiC晶片上沉积Si薄膜，
在750°C的低温下将其热氧化
用氮气进行界面氮化。
这种方法：
在形成氧化膜之前，通过氢蚀刻去除残留在SiC晶片表面上的缺陷。
在没有热氧化的情况下，通过CVD方法将SiO 2沉积在SiC晶片上以形成氧化膜。
用氮气硝化界面
这次的结果：
使用此方法的结果是，界面缺陷密度从当前的1.3×1011 cm-2降低到2.5×1010 cm-2，约为五分之一。
原型n型和p型SiC-MOSFET：
在n型中，SiC-MOSFET的电子迁移率增加了一倍。
对于p型，已确认性能提高了1.5倍。
特别是，
n型，通道迁移率从40 cm2 / Vs到80 cm2 / Vs，
它是p型，通道迁移率从11 cm2 / Vs变为162 / Vs。
耐压等级为1200V的SiC-MOSFET，导通电阻可降低25％至35％。
换句话说，芯片尺寸为65％到75％时，可以获得相同的额定电流。
设备成本可降低约30％（Kimoto先生）
EE Times Japan